


Esercizio 1

Progettare una RSS in grado di rilevare configurazioni binarie *palindrome* (ovvero, sequenze che assumono lo stesso valore numerico sia lette da sinistra che da destra) di 4 bit che si presentano serialmente sull'ingresso D.




L'ingresso D deve essere considerato significativo, e quindi valido ai fini della identificazione della sequenza, esclusivamente quando l'ingresso V assume il valore logico 1 (questo non necessariamente avviene per quattro clock consecutivi). L'uscita P della rete deve assumere il valore logico 1 per un solo intervallo di clock durante la ricezione del quarto bit significativo della sequenza. Terminato il riconoscimento di una sequenza di 4 bit significativi la rete deve riprendere il controllo della sequenza successiva.


DOMANDA N. 1 (PUNTI 1) - Indicare le quattro palindromi:

0000 0110 1001 1111

DOMANDA N. 2 (PUNTI 3) - Individuare il grafo degli stati della rete secondo il modello di Mealy



numero di bit (significativi) ricevuti nell'ambito di una sequenza:



la corrispondente configurazione di tali bit è esplicitamente evidenziata per ogni stato

DOMANDA N. 3 (PUNTI 2) - Individuare la tabella di flusso dell'automa minimo (10 stati)

	VD			
s.p.	00	01	11	10
A	A,0	A,0	C,0	B,0
B	B,0	B,0	E,0	D,0
C	C,0	C,0	G,0	F,0
D	D,0	D,0	I,0	H,0
E	E,0	E,0	M,0	L,0
F	F,0	F,0	P,0	N,0
G	G,0	G,0	R,0	Q,0
H	H,0	H,0	A,0	A,1
I	I,0	I,0	A,0	A,0
L	L,0	L,0	A,0	A,0
M	M,0	M,0	A,0	A,1
N	N,0	N,0	A,1	A,0
P	P,0	P,0	A,0	A,0
Q	Q,0	Q,0	A,0	A,0
R	R,0	R,0	A,1	A,0

s.f., P




	VD			
s.p.	00	01	11	10
A	A,0	A,0	C,0	B,0
B	B,0	B,0	E,0	D,0
C	C,0	C,0	G,0	F,0
D	D,0	D,0	I,0	H,0
E	E,0	E,0	M,0	L,0
F	F,0	F,0	P,0	N,0
G	G,0	G,0	R,0	Q,0
S	S,0	S,0	A,0	A,1
T	T,0	T,0	A,1	A,0
U	U,0	U,0	A,0	A,0

s.f., P

S = {H,M} T = {N,R} U = {I,L,P,Q}

Oppure, direttamente,
DOMANDE N. 2 e 3



bit (significativi)
ricevuti nell'ambito
di una sequenza:

A: nessuno

B: 0
C: 1


D: 00
E: 01
F: 10
G: 11

S: 000-011
T: 100-111
U: 001-010-101-110

palindrome ?

sì se D = 0
sì se D = 1
no

DOMANDA N. 4 (PUNTI 4) - Completare lo schema logico seguente nel quale il contatore modulo 4 (dotato di comando di EN) svolge il ruolo di controllore e lo *shift-register* a 3 bit (dotato di comando S/H') consente di memorizzare i bit necessari per esaminare la sequenza ricevuta.



Esercizio 2

Durante la produzione di pezzi meccanici di forma quadrata identici a quelli indicati in figura è prevista una fase di verniciatura. A tal fine, lungo il nastro trasportatore, sono presenti quattro sensori H1, H2, V1, V2 che rilevano (segnale logico 1) se un oggetto è presente nella propria area di rilevamento (indicata con linee tratteggiate per H1 e H2 e quadrettate per V1 e V2).





A causa di possibili variazioni nel posizionamento del pezzo meccanico durante l'intera fase di transito nella regione indicata in figura si desidera attivare, mediante l'uscita A di una RSA, gli ugelli che immettono vernice nell'area indicata in grigio esclusivamente se il pezzo meccanico è completamente all'interno dell'area indicata in grigio.

DOMANDA N. 1 (PUNTI 1) - Indicare come, a partire dai quattro segnali di ingresso H1, H2, V1 e V2, sia possibile generare due segnali H e V che indicano (rispettivamente) se il pezzo meccanico in fase di verniciatura è nell'area di rilevamento di uno dei due sensori H1 o H2 (risp. V1 o V2).

$$H = H1 + H2, V = V1 + V2$$


DOMANDA N. 2 (PUNTI 3) - Individuare il grafo degli stati della RSA che attiva la verniciatura (uscita A) in funzione degli ingressi H e V esclusivamente quando il pezzo è completamente all'interno dell'area indicata in grigio. Si faccia l'ipotesi che i due segnali di ingresso H e V non possano mai cambiare contemporaneamente, che il nastro trasportatore non inverta mai la direzione indicata in figura e che possa essere presente sempre al più un solo pezzo nell'area di rilevamento dei sensori.



DOMANDA N. 3 (PUNTI 2) - Tracciare la tabella di flusso secondo il modello di Mealy ed individuare la tabella di flusso dell'automa minimo a 4 stati.

		HV			
s.p.		00	01	11	10
A		A,0	-, -	-, -	B,0
B		C,-	-, -	E,0	B,0
C		C,1	F,-	-, -	D,-
D		A,0	-, -	G,0	D,0
E		-, -	F,0	E,0	B,0
F		C,-	F,0	G,0	-, -
G		-, -	-, -	G,0	D,0


s.f., A




		HV			
s.p.		00	01	11	10
{A}	a	a,0	-, -	-, -	b,0
{B,E}	b	c,-	c,0	b,0	b,0
{C,F}	c	c,1	c,0	d,0	d,-
{D,G}	d	a,0	-, -	d,0	d,0

s.f., A

DOMANDA N. 4 (PUNTI 1) - Individuare una codifica priva di corse critiche per l'automa minimo e tracciare la conseguente tabella delle transizioni.



		Y ₀	
		0	1
Y ₁	0	a	b
	1	d	c



		HV			
		00	01	11	10
Y ₁ Y ₀	00	00,0	-, -	-, -	01,0
	01	11,-	11,0	01,0	01,0
	11	11,1	11,0	10,0	10,-
	10	00,0	-, -	10,0	10,0

Y₁Y₀, A

DOMANDA N. 5 (PUNTI 3) - Ricavare l'espressione minima PS delle variabili di stato Y_1 e Y_0 .

HV

	00	01	11	10
00	0	-	-	0
01	1	1	0	0
11	1	1	1	1
10	0	-	1	1

Y_1

$$Y_1 = (H + y_0) (H' + y_1) (y_1 + y_0)$$

HV

	00	01	11	10
00	0	-	-	1
01	1	1	1	1
11	1	1	0	0
10	0	-	0	0

Y_0

$$Y_0 = (H + y_0) (H' + y_1') (y_1' + y_0)$$