




# Capitolo 7







## Reti sincrone

7.1 – Elaborazione sincrona  
 7.2 - Analisi e Sintesi  
 7.3 – Registri e Contatori

## 7.1 Elaborazione sincrona


### Esigenze e vincoli





# Il flip-flop JK

## Il flip-flop JK




	J <sup>n</sup>	K <sup>n</sup>	Q <sup>n</sup>	Q <sup>n+1</sup>
hold	0	0	0	0
	0	0	1	1
set	1	0	0	1
	1	0	1	1
reset	0	1	0	0
	0	1	1	0
toggle	1	1	0	1
	1	1	1	0

$$Q^{n+1} = (J \cdot Q' + K' \cdot Q)^n$$


Q <sup>n</sup>	J <sup>n</sup>	K <sup>n</sup>	Q <sup>n+1</sup>
0	0	0	0
0	1	0	1
1	0	0	1
1	1	0	0

## Rete sequenziale sincrona a flip-flop JK




$z_i^n = F_i(x_1, \dots, x_n, y_1, \dots, y_k)^n$  per  $i = 1, \dots, m$   
 $y_i^{n+1} = (J_i \cdot y_i' + K_i' \cdot y_i)^n$  per  $i = 1, \dots, k$   
 con  $J_i^n = J_i(x_1, \dots, x_n, y_1, \dots, y_k)^n$   
 $K_i^n = K_i(x_1, \dots, x_n, y_1, \dots, y_k)^n$

## Il flip-flop JK (struttura con ff D)



$$Q^{n+1} = (J \cdot Q' + K' \cdot Q)^n$$

## Dal ff JK al ff D



$$Q^{n+1} = (J \cdot Q' + K' \cdot Q)^n$$

Pongo  $J=D$  e  $K=D'$


$$Q^{n+1} = (D \cdot Q' + D \cdot Q)^n$$

$$Q^{n+1} = D^n$$


# Il flip-flop T

### Sintesi del flip-flop di tipo T (con ff D)

**Comportamento:** l'uscita Z commuta di valore al termine di ogni intervallo in cui si verifica  $T = 1$ .




$s^n$	$T^n$	
	0	1
$\alpha$	$\alpha, 0$	$\beta, 0$
$\beta$	$\beta, 1$	$\alpha, 1$



Equazione caratteristica:  
 $Q^{n+1} = (T \oplus Q)^n$

$Q^n$	$T^n$	
	0	1
0	0,0	1,0
1	1,1	0,1

### Dal flip-flop T al flip-flop D





$Q^{n+1} = (T \oplus Q)^n$   
Pongo  $T = D \oplus Q$   
 $Q^{n+1} = (D \oplus Q) \oplus Q^n$   
 $Q^{n+1} = D^n$

### Dal flip-flop T al JK e viceversa

Equazione caratteristica:  
 $Q^{n+1} = (J \cdot Q' + K' \cdot Q)^n$   
Pongo  $J = K = T$   
 $Q^{n+1} = (T \oplus Q)^n$

Equazione caratteristica:  
 $Q^{n+1} = (T \cdot Q' + T' \cdot Q)^n$   
Pongo  $T = J \cdot Q' + K \cdot Q$   
 $Q^{n+1} = (J \cdot Q' + K' \cdot Q)^n$



## 7.2 Analisi e Sintesi

### Il procedimento di sintesi

### Il procedimento di sintesi


Il procedimento di sintesi di una rete sequenziale sincrona è formato da 5 passi e consente di dedurre lo schema logico dalle specifiche di comportamento:

- 1: comprensione delle specifiche
- 2: individuazione del grafo degli stati,
- 3: definizione della tabella di flusso,
- 4: codifica degli stati e definizione della tabella delle transizioni,
- 5: scelta dei flip-flop e sintesi della parte combinatoria,

### Esempio: il riconoscitore di sequenza

Una rete sequenziale sincrona ha un ingresso  $x$  ed una uscita  $z$ . La relazione ingresso/uscita è descritta dalla seguente frase:


“ $z^n = 1$  quando  $x^n = 1$  e solo se  $x^{n-1} = x^{n-2} = 1$ ”



Riconoscitore di 3 “uni” consecutivi  $z^n = x^n \cdot x^{n-1} \cdot x^{n-2}$

Automa “a memoria finita” (v. pag. 36)


### ① Il grafo degli stati



• Si traccia la parte di grafo che riconosce la sequenza assegnata, specificando su ogni ramo il valore d’uscita (durata  $T_0$ ).

• Si completa il grafo, prendendo in considerazione tutte le altre possibili situazioni e curando di renderlo “strettamente connesso” (ogni stato deve poter essere raggiunto da ogni altro).

### ② Macchine equivalenti



**Macchine equivalenti** - Sono dette equivalenti macchine sequenziali che presentano uno stesso comportamento impiegando un diverso numero di stati. (Esempio:  $M_1 = M_2 = M_3$ )

**Macchina minima** : macchina che, per un dato comportamento, ha il più piccolo insieme di stati. (Esempio:  $M_2$ )

### Tabelle di flusso di macchine equivalenti

		M1		M3		M2		
		0	1	0	1	0	1	
A	A,0	B,0	$\alpha$	$\alpha$ ,0	$\beta$ ,0	a	a,0	b,0
B	A,0	C,0	$\beta$	$\delta$ ,0	$\gamma$ ,0	b	a,0	c,0
C	A,0	D,1	$\gamma$	$\delta$ ,0	$\gamma$ ,1	c	a,0	c,1
D	A,0	D,1	$\delta$	$\alpha$ ,0	$\beta$ ,0			

Le righe C e D sono identiche

Le righe  $\alpha$  e  $\delta$  sono identiche

M2 si ottiene da M1 ponendo  $a = A$ ,  $b = B$  e  $c = \{C,D\}$   
M2 si ottiene da M3 ponendo  $a = \{\alpha,\delta\}$ ,  $b = \beta$  e  $c = \gamma$

### ③ Tabella di flusso di $M_1$

stato \ x	0	1
A	A,0	B,0
B	A,0	C,0
C	A,0	D,1
D	A,0	D,1

N.B. In una rete sequenziale sincrona ogni stato resta presente per almeno un periodo di clock, ogni cambiamento di ingresso avviene all’inizio di tali intervalli ed ogni transizione si verifica al termine. La stabilità dello stato presente non è una condizione necessaria dopo una variazione di ingresso. E’ proprio la assenza di questo vincolo che consente di specificare comportamenti di tipo 2 o di tipo 3.

### M1: codifica degli stati e t.d.t.

		$x^n$	
$y_1^n y_2^n$	0	1	
A: 00	00,0	10,0	
B: 10	00,0	11,0	
C: 11	00,0	01,1	
D: 01	00,0	01,1	

$y_1^{n+1} y_2^{n+1}, z^n$

**Codifica degli stati** - In una rete sequenziale sincrona la codifica degli stati è **arbitraria** ( $2^n \geq M$ , naturalmente!). Il campionamento a regime dei segnali di stato elimina infatti a priori il problema di errate interpretazioni causate dal loro iniziale disallineamento.

### ④&⑤ M1: sintesi con flip-flop D

Ipotesi: si cercano reti minime di tipo SP

$x \backslash y_1 y_2$	00	01	11	10
0	0	0	0	0
1	1	0	0	1

$y_1^{n+1}$

$x \backslash y_1 y_2$	00	01	11	10
0	0	0	0	0
1	0	1	1	1

$y_2^{n+1}$

$x \backslash y_1 y_2$	00	01	11	10
0	0	0	0	0
1	0	1	1	0

$z^n$

$D_1 = y_1^{n+1} = x \cdot y_2'$      $D_2 = y_2^{n+1} = x \cdot y_2 + x \cdot y_1$      $z = x \cdot y_2$

**Copertura delle funzioni di eccitazione** - Il campionamento a regime dei segnali di stato elimina a priori il pericolo di alee statiche e dinamiche.

### M1: sintesi con flip-flop JK

	$Q^{n+1}$	$Q^n$	$J^n$	$K^n$
0 $\Rightarrow$	0	0	0	-
1 $\Rightarrow$	1	1	-	0
1 $\Rightarrow$	1	0	1	-
0 $\Rightarrow$	0	1	-	1

Equazione caratteristica:

$$Q^{n+1} = (J \cdot Q' + K' \cdot Q)^n$$

Funzioni di eccitazione JK

$x \backslash y_1 y_2$	00	01	11	10
0	0	0	0	0
1	1	0	0	1

$y_1^{n+1}$

$x \backslash y_1 y_2$	00	01	11	10
0	0	0	0	0
1	1	0	0	1

$J_1 = x \cdot y_2'$

$x \backslash y_1 y_2$	00	01	11	10
0	-	0	0	0
1	-	0	0	1

$K_1 = x' + y_2$

$x \backslash y_1 y_2$	00	01	11	10
0	0	0	0	0
1	0	1	1	1

$y_2^{n+1}$

$x \backslash y_1 y_2$	00	01	11	10
0	0	-	-	0
1	0	-	-	1

$J_2 = x \cdot y_1$

$x \backslash y_1 y_2$	00	01	11	10
0	-	1	1	-
1	-	0	0	-

$K_2 = x'$

### M1: sintesi con flip-flop T

	$Q^{n+1}$	$Q^n$	$T^n$
0 $\Rightarrow$	0	0	0
1 $\Rightarrow$	1	1	0
1 $\Rightarrow$	1	0	1
0 $\Rightarrow$	0	1	1

Equazione caratteristica:

$$Q^{n+1} = (T \cdot Q' + T' \cdot Q)^n$$

Funzione di eccitazione T

$x \backslash y_1 y_2$	00	01	11	10
0	0	0	0	0
1	1	0	0	1

$y_1^{n+1}$

$x \backslash y_1 y_2$	00	01	11	10
0	0	0	0	0
1	1	0	0	1

$T_1 = x \cdot y_2' \cdot y_1' + y_1 \cdot y_2 + x' \cdot y_1$

$x \backslash y_1 y_2$	00	01	11	10
0	0	0	0	0
1	0	1	1	1


$y_2^{n+1}$

$x \backslash y_1 y_2$	00	01	11	10
0	0	1	1	0
1	0	0	0	1

$T_2 = x \cdot y_2' \cdot y_1 + x' \cdot y_2$

### ③&④&⑤ Grafo e tabella di flusso di M3

La complessità della rete dipende dal grafo e dal codice



stato	0	1
$\alpha$	$\alpha, 0$	$\beta, 0$
$\beta$	$\delta, 0$	$\gamma, 0$
$\gamma$	$\delta, 0$	$\gamma, 1$
$\delta$	$\alpha, 0$	$\beta, 0$

### Codifica e tabella delle transizioni di M3

stato	0	1
$\alpha$	$\alpha, 0$	$\beta, 0$
$\beta$	$\delta, 0$	$\gamma, 0$
$\gamma$	$\delta, 0$	$\gamma, 1$
$\delta$	$\alpha, 0$	$\beta, 0$

$Q_2=0$	$\alpha$	$\beta$
$Q_2=1$	$\delta$	$\gamma$

$Q_1^n Q_2^n$	0	1
$\alpha: 00$	00,0	10,0
$\beta: 10$	01,0	11,0
$\gamma: 11$	01,0	11,1
$\delta: 01$	00,0	10,0

$Q_1^{n+1} Q_2^{n+1}, z^n$

### M3: sintesi con flip-flop D


Ipotesi: reti minime di tipo SP

$x \backslash Q_1 Q_2$	00	01	11	10
0	0	0	0	0
1	1	1	1	1

$D_1^n = Q_1^{n+1} = x^n$

$x \backslash Q_1 Q_2$	00	01	11	10
0	0	0	1	1
1	0	0	1	1

$D_2^n = Q_2^{n+1} = Q_1^n$      $z^n = x^n \cdot Q_1^n \cdot Q_2^n$




Verifica del comportamento:

$$Q_1^{n+1} = x^n$$

$$Q_2^{n+1} = Q_1^n = x^{n-1}$$

$$z^n = (x \cdot Q_1 \cdot Q_2)^n = x^n \cdot x^{n-1} \cdot x^{n-2}$$

### ③&④&⑤ Grafo e tabella di flusso di $M_2$



### Codifica e tabella delle transizioni di $M_2$

$Q_1^n Q_2^n$ \ $x^n$	0	1
a:00	00,0	10,0
b:10	01,0	11,0
c:11	01,0	11,1
01	---	---

$Q_1^{n+1} Q_2^{n+1}, z^n$


Autoinizializzazione!

### $M_2$ : sintesi con flip-flop D

Ipotesi: reti minime di tipo SP

$Q_1 Q_2$ \ x	00	01	11	10
0	0	0	0	0
1	1	0	0	1

$$D_1^n = Q_1^{n+1} = (x \cdot Q_2^n)^n \quad D_2^n = Q_2^{n+1} = (x \cdot Q_1^n)^n \quad z^n = x^n \cdot Q_2^n$$




### Caso di studio: conteggio di eventi




La rete sequenziale sincrona di figura deve continuamente contare modulo 2 gli intervalli di tempo in cui si verifica  $x = 0$ .

Il risultato del conteggio appare su  $z$  e viene aggiornato solo al termine di ogni intervallo in cui non si è contato ( $x = 1$ ).

I valori  $z = 0$  e  $z = 1$  indicano rispettivamente che la rete ha visto un numero "pari" ed un numero "dispari" di intervalli con  $x = 0$ .



### Grafo degli stati





### Tabelle di flusso

stato \ x	0	1
a	b,0	a,0
b	c,0	d,0
c	b,0	a,0
d	e,1	d,1
e	f,1	a,1
f	e,1	d,1

**Stati indistinguibili** - Sono detti indistinguibili stati a partire dai quali il comportamento della macchina è identico per qualsiasi sequenza di ingresso (esempio:  $a \equiv c, d \equiv f$ ).


Sostituendo una "classe" di stati indistinguibili con un unico stato si ottiene una macchina equivalente a quella considerata.



### Il procedimento di analisi

Il procedimento di analisi di una rete sequenziale sincrona è formato da 5 passi e consente di dedurre il comportamento dallo schema logico:

- 1: analisi dei segnali d'ingresso di ciascun flip-flop,
- 2: deduzione delle variabili di stato futuro,
- 3: individuazione della tabella delle transizioni,
- 4: deduzione e studio della tabella di flusso,
- 5: tracciamento e studio del grafo degli stati.



### Espressioni di stato

Tramite l'equazione caratteristica si passa dalle espressioni delle funzioni di eccitazione a quelle delle variabili di stato futuro.

$$Q^{n+1} = (J \cdot Q' + K' \cdot Q)^n$$

Nel caso  $J=K=T$  si ha

$$Q^{n+1} = (T \oplus Q)^n$$

$$Q_A^{n+1} = (X \oplus Q_A)^n$$

$$Q_B^{n+1} = ((X \cdot Q_A \cdot Q_D) \oplus Q_B)^n$$

$$Q_C^{n+1} = ((X \cdot Q_A \cdot Q_B) \oplus Q_C)^n$$

$$Q_D^{n+1} = ((X \cdot Q_A \cdot Q_B \cdot Q_C + X \cdot Q_A \cdot Q_D) \oplus Q_D)^n$$








### Tabella delle transizioni

Q <sub>D</sub> Q <sub>C</sub> Q <sub>B</sub> Q <sub>A</sub>	X	
	0	1
0 0 0 0	0 0 0 0	0 0 0 1
0 0 0 1	0 0 0 1	0 0 1 0
0 0 1 0	0 0 1 0	0 0 1 1
0 0 1 1	0 0 1 1	0 1 0 0
0 1 0 0	0 1 0 0	0 1 0 1
0 1 0 1	0 1 0 1	0 1 1 0
0 1 1 0	0 1 1 0	0 1 1 1
0 1 1 1	0 1 1 1	1 0 0 0
1 0 0 0	1 0 0 0	1 0 0 1
1 0 0 1	1 0 0 1	0 0 0 0
1 0 1 0	1 0 1 0	1 0 1 1
1 0 1 1	1 0 1 1	0 1 1 0
1 1 0 0	1 1 0 0	1 1 0 1
1 1 0 1	1 1 0 1	0 1 0 0
1 1 1 0	1 1 1 0	1 1 1 1
1 1 1 1	1 1 1 1	0 0 1 0

Per X = 1 e  
S = 0000, 0001, ..., 1001  
si ha:  
 $(S)_2^{n+1} = (S+1)_2^n \bmod 10$

Per X = 0 si ha  
 $(S)_2^{n+1} = (S)_2^n$   
Un ingresso di questo tipo  
è denominato **comando di ENABLE**.


$Q_D^{n+1} Q_C^{n+1} Q_B^{n+1} Q_A^{n+1}$




# 7.3 Registri e Contatori

### Progetto logico e famiglie logiche

Per fare macchine complesse, occorrono componenti complessi!  
*M. de Lapalisse*



# Il registro di stato




### I comandi WE e RES

WE <sup>n</sup>	RES <sup>n</sup>	fase	comportamento
-	1	inizializzazione	S <sup>n+1</sup> = 0
1	0	aggiornamento	S <sup>n+1</sup> = G(S <sup>n</sup> , I <sup>n</sup> )
0	0	memorizzazione	S <sup>n+1</sup> = S <sup>n</sup>

### I comandi WE e RES (Registro con ff D)

	WE <sup>n</sup> , I <sup>n</sup>	
RES <sup>n</sup> , Q <sup>n</sup>	00 01	11 10
00	0 0	1 0
01	1 1	1 0
11	0 0	0 0
10	0 0	0 0

Per  $i = 0, 1, \dots, N-1$   
 $Q_i^{n+1} = (RES' \cdot (I_i \cdot WE + Q_i \cdot WE'))^n$




### I comandi WE e RES (Registro con ff JK)

	WE <sup>n</sup> , I <sup>n</sup>	
RES <sup>n</sup> , Q <sup>n</sup>	00 01	11 10
00	0 0	1 0
01	- -	- 0
11	- -	- -
10	0 0	0 0

	WE <sup>n</sup> , I <sup>n</sup>	
RES <sup>n</sup> , Q <sup>n</sup>	00 01	11 10
00	- -	0 -
01	0 0	0 1
11	1 1	1 1
10	- -	- -


$$J^n = RES' \cdot WE \cdot I_i$$

$$K^n = RES + WE \cdot I_i'$$




### I contatori

#### Grafo degli stati



- Ciclo
- Base di conteggio
- Codifica degli stati

### Il contatore binario x16




s <sup>n</sup>	s <sup>n-1</sup>
0000	0001
0001	0010
0010	0011
0011	0100
0100	0101
0101	0110
0110	0111
0111	1000
1000	1001
1001	1010
1010	1011
1011	1100
1100	1101
1101	1110
1110	1111
1111	0000


$$(S)_2^n = (Q_3 Q_2 Q_1 Q_0)_2^n$$

### Forme d'onda


In un contatore binario, l'uscita Q del flip-flop che memorizza il bit di peso 2<sup>i</sup> è un'onda quadra con periodo doppio di quella presente sull'uscita Q del flip-flop che memorizza il bit di peso 2<sup>i-1</sup>. Il primo flip-flop divide per due la frequenza del clock.




### Una rete più semplice per l'incremento




### Periodo del clock e complessità della rete




### Un contatore ancora più veloce




### Il comando di ENABLE



### ENABLE & RESET



### ENABLE & LOAD





## Rete minima per base X+1

Si connette al RESET un AND  
avente in ingresso i soli bit  
che hanno valore 1 in X

ESEMPIO: contatore x 53

$$53_{10} = 1x2^5 + 1x2^4 + 0x2^3 + 1x2^2 + 0x2^1 + 0x2^0$$

110100 è minore di

111100


110110

110101

ecc.


$$RES = b_5 \cdot b_4 \cdot b_2$$

## Esercizio in aula




## Sintesi con contatori

## Sintesi con contatori









## Orologio digitale

A partire da un oscillatore a 32.768 Hz  
progettare un orologio digitale in  
grado di visualizzare ore, minuti e  
secondi tramite sei display  
a 7 segmenti



## Il contatore dei minuti/secondi





### Progetto di EN, RES, Z

stato	X=0	X=1	Z	stato	X=0	X=1
000	000	001	0	000	0,0,0	1,0,0
001	010	---	0	001	1,0,0	---
010	011	---	0	010	1,0,0	---
011	100	---	0	011	1,0,0	---
100	101	---	1	100	1,0,1	---
101	000	---	1	101	-,1,1	---
110	---	---	-	110	---	---
111	---	---	-	111	---	---


EN, RES, Z

$$EN = X + (Q_C + Q_B + Q_A) = X + (Q_C' Q_B' Q_A)'$$

$$RES = Q_C Q_A$$

$$Z = Q_C$$


### Schema logico




### Registri a scorrimento

### Shift register

Shift register o registro a scorrimento - Rete sequenziale sincrona formata da N flip-flop D disposti in cascata.



### Universal shift register




#### APPLICAZIONI

- linea di ritardo
- convertitore S/P e P/S
- conteggio
- memoria a circolazione
- rotazione verso destra/sinistra
- moltiplicazione/divisione per  $2^i$

### Contatore ad anello


...e se sta circolando una delle 12 configurazioni non utilizzate?  
11: load



10: shift right

N flip-flop → Base N

### Contatore a "riempimento/svuotamento"



N flip-flop → Base  $2 \times N$



### Esempio: conversioni S/P e P/S

